(54) MOS TYPE SEMICONDUCTOR

(11) 3-82151 (A)

(43) 8.4.1991

GRATED CIRCUIT

(21) Appl. No. 64-219427 (22) 25.8.1989


(71) NEC CORP (72) TADAHIKO HORIUCHI

(51) Int. Cl5. H01L27/088, H01L27/04

PURPOSE: To restrain the power consumption of a semiconductor integrated circuit of this design when it is on standby and to enhance it in operating speed when it is in an active state so as to enable it to be operable at a high speed and low in power consumption as a whole by a method wherein a reverse bias voltage of a board or a well is changed according to that an inner circuit

is in a standby state or in an active state.

CONSTITUTION: When an inner circuit 2 is in an active state or a chip selected terminal 5 is in an enabling state, a bias voltage of 0V is given to a substrate by a substrate bias voltage generating circuit 3. Therefore, a drain current is made to increase and the N-channel transistor of the inner circuit 2 can be made high in operating speed. When the inner circuit 2 is in a standby state or the chip select terminal 5 is in a disabled state, a substrate bias voltage of -3V is given to the substrate by the substrate bias voltage generating circuit 3. Therefore, the sub-threshold current of the inner circuit 2 can be made 10-12A or below. Therefore, a semiconductor integrated circuit of this design can be made small enough in power consumption.



A: drain current. B: drain voltage. C: substrate bias

B (v)

(mA)

(54) MOS TYPE SEMICONDUCTOR INTEGRATED CIRCUIT

(11) 3-82152 (A)

(43) 8.4.1991

(19) IP

(21) Appl. No. 64-219428 (22) 25.8.1989


(71) NEC CORP (72) TADAHIKO HORIUCHI

(51) Int. Cl5. H01L27/092, H01L27/108

PURPOSE: To enable two or more circuits whose gate oxide films are different from each other in thickness to be adequate in threshold voltage by a method wherein a reverse bias voltage applied between the source and the substrate or the source and the well of a second MOS transistor is made larger than

that applied between those of a first MOS transistor.

CONSTITUTION: First P-channel MOS transistors la and lb and first P channel MOS transistor 2a and 2b, which constitute an input-output circuit 5, are so set as to be provided with a gate oxide film, for instance, 15nm in thickness respectively, and a power source voltage of 5V is applied to them so as to keep them conformable to each other in level of input or output. Second Pchannel MOS transistors 6a and 6b and second N-channel MOS transistors 7a and 7b, which constitute an inner circuit 10, are provided with a gate oxide film which is set to, for instance, 10nm in thickness respectively, and a power source voltage of 2.2V is applied to them so as to protect the gate oxide films against damage due to micronization. Therefore, the threshold voltage of a MOS transistor can be set to an adequate value through a bias voltage.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 3-82153 (A)

(43) 8.4.1991 (19) JP

(21) Appl. No. 64-218849 (22) 25.8.1989


(71) SONY CORP (72) HIDEAKI KURODA(1)

(51) Int. Cl⁵. H01L27/092, H01L21/3205

PURPOSE: To prevent the polycrystalline silicon film of a polycide film from decreasing in contact property due to the segregation of impurity even if the polycrystalline silicon is subjected to a thermal treatment of high temperature by a method wherein the polycrystalline silicon film is connected to an N-type diffusion region but not to a P-type diffusion region, and the polycide film

is connected to the P-type diffusion region.

CONSTITUTION: A polycrystalline silicon film 9 is formed through a CVD method, and then N-type impurity such as phosphorus or arsenic is implanted into the polycrystalline silicon film 9, whereby the polycrystalline silicon film 9 is made conductive. Then, a high melting point metal silicide film such as a tungsten silicide film 11 is formed. The silicide film 11 is connected to a P+-type diffusion region 5 through a contact hole 8. Then, a polycide film 12 composed of the silicide film 11 and the polycrystalline silicon film 9 is selectively etched to form a polycide wiring film 12. The polycide wiring film 12 is connected to a P+-type diffusion region 4 through the lower polycrystalline silicon film 9 and connected to a P+-type diffusion region 5 through the upper silicide film 11.



⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公開 特 許 公報(A)

平3-82152

®int.Cl. 3

識別配号

庁内整理番号

❸公開 平成3年(1991)4月8日

H 01 L 27/092 27/108

7735-5F H 01 L

27/08 27/10

321 L

F 21/10

3 2 1

審査請求 未請求 請求項の数 4 (全5頁)

②特 願 平1-219428

②出 類 平1(1989)8月25日

⑩発明者 堀内 忠彦

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

⑩出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

四代 理 人 弁理士 藤巻 正憲

明和一个各

1. 発明の名称

MOS型半導体集積回路

2. 特許請求の範囲

(1)第1の電源電圧で動作する第1のMOSトランジスタと、前記第1の電源電圧よりも小さな第2の電源電圧で動作し前記第1のMOSトランジスタよりもゲート酸化族が薄い第2のMOSトランジスタとを、シリコン単結晶蓄板上に銀硫化してなるMOS型半導体集積回路において、前配第2のMOSトランジスタは、前記第1のMOSトランジスタよりも大きなソース。基板間逆パイアス電圧が印加されたものであることを特徴とするMOS型半導体集積回路。

(2) 第1の電源電圧で動作する第1のMOSトランジスタと、前記第1の電源電圧よりも小さな第2の電源電圧で動作し前記第1のMOSトランジスタよりもゲート酸化膜が輝い第2のMOSトランジスタとを、シリコン単結晶基板上に集積化してなるMOS型半導体接積回路において、前

記第2のMOSトランソスタは、前記第1のMOSトランソスタよりも大きなソース・ウェル間逆 パイアス程圧が印加されたものであることを特徴 とするMOS型半導体集積回路。

(3) 前記第1のMOSトランジスタは、入出力回路を構成するものであることを特徴とする額 求項1又は2に記載のMOS型半導体集積回路。

(4) 前記第2のMOSトランジスタは、メモリセルを構成するものであることを特徴とする請求項1又は2に配験のMOS型半導体集積回路。
3. 発明の詳細な説明

[産業上の利用分野]

本発明は、MOS型半導体集積回路に関し、特に内部回路が入出力回路に比べて低い電源電圧で動作するMOS型半導体集積回路に関する。

[従来の技術]

近年、MOS型半導体集積回路の高性能化は、MOSトランジスタの素子寸法をほぼ比例筋小することにより行われてきた。即ち、MOSトランジスタのゲート長を1/k(k>1)倍すると共

に、ゲート酸化酸厚を1/k倍、基板濃度をk倍することによって、より微細なMOSトランツスタが得られる。これまでは、MOSトランジスタを数細化しても、入出力レベルの整合性を保つため、使用する電源電圧は5V動作のままであった。

しかしながら、MOSトランジスタを数額化してゲート酸化酸に10mm以下の厚きの酸化酸が使用されるようになると、ゲート酸化酸で圧を例えば3.3 V等に引き下げざるを得ない。そこで、入出力レベルの整合性を保持しつつ、MOSトランジスタのみそのゲート酸化酸を例えば15mm程度と厚くして、5V電源助作に耐えるは15mm程度と厚くして、5V電源で動作に耐えるようにし、内部回路のゲートと変響10mm以下のMOSトランジスタは、3.3V電源で動作させるようにMOS型半導体集積回路を構成することがなされている。

[発明が解決しようとする霹蹰]

しかしながら、上述した従来のMOS型半導体

O S 型半導体集 検回路において、前記第2のM O S トラン ジスタは、第1のM O S トラン ジスタよりも大きなソース・ 蒸板間又はソース・ ウェル間逆パイアス配圧が印加されたものであることを特徴とする。

なお、前記第1のMOSトランジスタとしては、例えば入出力回路等が挙げられ、前記第2のMOSトランジスタは、例えばメモリセル等が挙げられる。

[作用]

本発明によれば、第1のMOSトランジスタよりもゲート酸化族が薄い第2のMOSトランジスタスタには、第1のMOSトランジスタよりも小さなソース・該板間又はソース・ウェル間逆パイアス電圧が印加されているので、そのパイアス電圧なほによってMOSトランジスタ関値電圧を適正な値に設定することができる。ことなしにほぼ同一の値に設定することができる。したがって、不

集級回路では、製造工程が増加するという問題点がある。即ち、入出力面路と内部回路とでは、MOSトランジスタのゲート酸化膜厚が異なるので、同者の関値で圧をほぼ同じにするためには、基板で取るらせる必要がある。このためには、例えばフォトリングラフィーとイオン注入工程とを1つ余計に行う必要がある。これは製造原価の増大につながる。

本発明はかかる問題点に鑑みてなされたものであって、製造工程を何ら増すことなしに、ゲート酸化製厚の異なる複数の回路の陽値電圧を適正化することが可能なMOS型半導体集積回路を提供することを目的とする。

[課題を解決するための手段]

本発明に係るMOS型半導体集積回路は、第1の電源電圧で動作する第1のMOSトランジスタと、前記第1の電源電圧よりも小さな第2の電源電圧で動作し前記第1のMOSトランジスタよりもゲート酸化膜が薄い第2のMOSトランジスタとを、シリコン単結晶基板上に集積化してなるM

純物拡散のためのフォトリングラフィ工程及びイ オン注入工程等を追加する必要がなく、製造原価 の低減を図ることができる。

[実施例]

以下、添付の図面を参照しながら本発明の実施例について説明する。

第1図は本発明の第1の実施例に係るMOS型 半導体集積回路の回路図である。

第1の P チャ ホル M O S トランジスタ 1 a 、 1 b と 第 1 の N チャ ホル M O S トランジスタ 2 a 、 2 b と を 相 補 対 接続して なる C M O S インパータ 回路 3 a 、 3 b は、 縦 続 接続されて 入出 力 回路 5 を 構成している。 また、 第 2 の P チャ キル M O S トランジスタ 6 a 、 8 b と 第 2 の N チャ ネル M O S トランジスタ 7 a 、 7 b と を 相 補 対 接続して なる C M O S インパータ 回路 8 a 、 8 b は、 縦 続接 続きれて 内部 回路 1 O を 構成している。

入出力回路 5 を構成する第 1 の P チャネル M O S トランツスタ 1 a , 1 b 及び第 1 の N チャネル M O S トランツスタ 2 a , 2 b は、そのゲート酸

特開平3-82152(**3**)

化膜厚が例えば15mmに設定されており、入出力レベルの整合性を保つため、例えば5Vの電源電圧が印加されたものとなっている。また、内部回路10を構成する第2のPチャネルMOSトランジスタ6a、8b及び第2のNチャネルMOSトランジスタ7a。7bは、そのゲート酸化酶が例えば10mmに設定されており、微和化によるゲート酸化酶の破壊を防止するため、例えば2.2Vの電源電圧が印加されたものとなっている。

具体的には、第1のPチャネルMOSトランジスタ1a,1bのソースは、例えば5Vの第1の高位側電源端子11に接続され、第1のNチャネルMOSトランジスタ2a,2bのソースは、例えば0Vの第1の低位側電源端子12に接続され、第2のPチャネルMOSトランジスタ6a,6bのソースは、2.5~5.0Vの範囲にある例えば3.8Vの第2の高位側電源端子13に接続され、第2のNチャネルMOSトランジスタ7a,7bのソースは、0~2.5Vの範囲にある例えば1.4Vの第2の低位側電源端子14に接続さ

も 2. 2 V で あ る。 よって、 1 0 mmのゲート 酸化 膜でも十分にTDDB等の信頼性を確保すること ができる。

ところで、いま、第1のNチャネルMOSトランタスタ2a,2bの基板機度は、基板パイアスOVで関値電圧が0.55Vになるように最速でがった酸化酸のみを15nmから10mmに対けでしまった。
関値電圧が0.35Vに下がりすぎてしまいでは、サブスレッショルド電流のため、MOS論理回かには、ゲート酸化酸がいいないとなってしまう。しが時にはのNチャネルMOSトランジスタフを得ることができる。

Pチ+ネルMOSトランジスタ1, 8について も全く同様のことがいえる。

即ち、本実施例の回路によれば、ゲート酸化胶

れている。これにより、入出力回路5は5V、内 都回路10は2、2Vで動作をする。

また、第1のPチャネルMOSトランジスタ1
a、1b及び第1のNチャネルMOSトランジスタ1
a、1b及び第1のNチャネルMOSトランジスタ
ク2a、2bの各サブストレート(Nウェル及び
Pウェル)は、夫々ソースと同じ第1の高位側電
翻帯11及び第1の低位側電原端子12に接続
されている。これに対し、第2のPチャネルMOSトランジスタ6a、6b及び第2のNチャネルルト(Nウェル及びPウェル)は、夫々ソースとは
異なる第1の高位側電原端子11及び第1の低位側で、MOSトランジスタ6a、6b、7a、7bには、夫々絶対値で1、4Vの基板パイアスが
加えられている。

以上のように構成されたMOS型半導体集款回路では、内部回路10は、電源電圧2.2Vで動作をするので、MOSトランジスタ8a,8b,7a,7bのゲート酸化築にかかる電圧は最大で

が異なる2種類のMOSトランジスタ1,2及び6,7を使用しているのにも拘らず、関値電圧制御の不純物導入工程を増やすことなしに、関値電圧を扱適化することができる。

第2図は本発明をダイナミックRAMに適用した第2の実施例の回路図である。

例えば 5 V の 第 1 の 高位側電源 端子 2 1 と 0 V の 第 1 の 低位側電源 端子 2 2 との間には、 P チャネル M O S トランジスタ 2 3 a と 類 1 の N チャネル M O S トランジスタ 2 4 と が 相 輔 対 接 続 き れ れ 公 公 の 第 2 の 節 位 側電源 端子 2 8 と 前 記 部 1 の 区 S トランジスタ 2 8 を 構成している。 また、 例 え 2 区 の 間には、 P チャネル M O S トランジスタ 2 3 b と が 相 補 対 接続き れ て 内 部 図 録 コンジスタ 2 7 a と が 相 補 対 接続き れ て 内 部 回 露 端子 2 2 に は、 メモリ セル 2 8 を 構成 レ ている。 また、 第 1 の 低 位 側 電 端子 2 2 に は、 メモリ セル 2 8 を 構成 シ タ 3 0 の 他 端 は、 メモリ セル 2 8 の トランスファゲートを 構成する 第 2 の N チャネル M O S トランジートを 構成する 第 2 の N チャネル M O S トランジ

スタ27bを介してピット線31に接続されてい . 2Vの低低圧動作に対応している。 る。また、第2のNチャネルMOSトランジスタ 27bのゲートはワード線32に接続されている。

一方、第1の低位側電源端子22は、基板パイ アス発生プロック33の入力端に接続されている。 この基板パイアス発生プロック33は、0Vの電 最電圧を入力して、例えば−1.8 Vの拡板パイ アス電圧を発生する。この基板パイアス電圧は、 第2のNチャネルMOSトランジスタ27m, 2 7 b の基板電位として与えられている。

高集積化が要求されるこの額のメモリでは、メ モリセル29及び内部回路28を構成する第2の NチャネルMOSトランジスタ27a.27bと して、例えばゲート酸化鉄厚が7mmのMOSトラ ンジスタが使用されており、0. 4μmの設計ル ールに対応している。一方、PチャネルMOSト ランジスタ23a.23bと、入出力回路25の 第1のNチャネルMOSトランジスタ24とには、 15m厚のゲート酸化腺が使用されている。つま り、メモリセル29のトランスファーゲートのみ

工程の増加を伴うトランジスタ毎の基板協定の最 遊化を行う必要が無い。このため、製造原価の低 旅とトランジスタの関値電圧の最適化とを同時に 図ることができるという効果を奏する。

4. 図面の簡単な説明

第1図は本発明の第1の実施例に係るMOS型 半導体銀積回路の要部を示す回路図、第2回は本 発明の第2の実施例に係るダイナミックRAMの 要部を示す回路図である。

la, lb;第1のPチャネルMOSトラング スタ、2a,2b,24;第1のNチャネルMO S 1 5 2 2 2 2 2 3 2 3 2 4 3 5 4 8 2 4 8 5 ; C M OSインパーク回路、5,25;入出力回路、6 a, Bb;第2のPチャネルMOSトランジスタ、 7a, 7b, 27a, 27b;第2のNチャネル MOSトランリスタ、10, 28; 内部回路、1 1. 21;第1の高位側電源端子、12,22; 第1の低位倒電源端子、13,28;第2の高位 傷電源端子、14;第2の低位側電原端子、23 a, 23b; P++*MOS+ >> 2 x y x 2

ここで、第1のNチャネルMOSトランジスタ 2 4 と 第 2 の N チャ ネル M O S トラングスタ 2 7 a、27bとは、夫々ゲート酸化終厚が15mmと 7 nmというように異なったものであるが、第2の N + + * v M O S + 5 > 2 / 2 / 2 / 2 / 2 / 2 / b o 益板パイプスとして−1. 8 V が印加されている ので、脳値電圧は両者とも0.8Vに制御されて いる。この場合、不統物導入工程を付加する必要 はない。このことは、製造原価の低減を強く要求 されるダイナミックRAMにとって本発明が極め て効果的であることを示している。

「梨醇の効果」


以上述べたように、本発明はゲート酸化験厚が 異なる複数のMOSトランジスタが集積されたM OS半導体築積回路において、ゲート酸化膜厚が **酵い方のMOSトランジスタの基板パイアス電圧** 又はウェルパイプス電圧を適正な値に制御するこ とにより、各トランジスタの関値を適正な値に設 定するようにしたから、関値調整のために、製造

8; メモリセル、30; キャパシタ、31; ビッ ト線、32;ワード線、33;基板パイアス発生 ブロック

出聊人 日本電気株式会社 代理人 弁理士 藤卷正憲


特開平3-82152(5)

1a,1b;第1のPチャネルMOSトランジスタ 2a,2b;第1のNチャネルMOSトランジスタ 3a,3b,8a.8b; CMOSインパータ回路 5;入出力回路 6a,6b;第2のPチャネルMOSトランジスタ 7a,7b;第2のNチャネルMOSトランジスタ 10;内部回路 11:第1の私位側電源場子 12;第1の低位側電源場子 13:第2の高位側電源場子



第 1 図

21;第1つ高位側電泳場子 22;第1の位位側電泳端子 23a,23b; PチャネルMOSトランジスタ 24;第1のNチャネルMOSトランジスタ 25;入出力回路 26;第2の高位側電泳鳴子 27a,27b;第2のNチャネルMOSトランジスタ 28;内部回路 30;キャパシタ 31; ピット録 32;ワード練 33;基板パィアス祭生プロック



第 2 図